Heraeus Electronics hat ein neues Innovationszentrum in Shanghai eröffnet, um Materialsysteme selbst entwickeln und prüfen zu können. Kunden können Chips bestücken, Bauteile löten und testen lassen.

Im Innovationszentrum in Shanghai können Chips auf 250 µm genau vom Wafer bestückt, Metallkeramiksubstrate mit Lotpaste vorappliziert und oberflächenmontierte Bauteile (SMD) dem Reflow-Prozess im Lötofen unterzogen werden. Zehn Entwickler arbeiten an Simulation, Design und Prototypenbau, Testen und Qualifizieren von Materialsystemen. Auf einer Fläche von 400 m², die weiter ausgebaut wird, stehen 18 hochentwickelte Maschinen für Kunden aus der Leistungselektronik und Halbleiterindustrie zur Verfügung.

„Wir wollen unsere Kunden zunehmend in einem sehr frühen Stadium der Entwicklung beraten – nur so können wir gemeinsam eine sinnvolle Vorwärtsintegration erreichen“, sagt Dongyi „Larry“ Wang, Head of Innovation bei Heraeus Electronics in China. „Unsere breit aufgestellte Materialexpertise bietet einen klaren Mehrwert. Denn ein komplettes Materialsystem muss in sich stabil aufeinander abgestimmt sein, wenn es leistungsfähig und zuverlässig eingesetzt werden soll.“

Vakuum-Lötofen, Drahtbonder und Langzeittests
Neben verschiedenen modernen Maschinen – wie einem Vakuum-Lötofen mit zwei Kammern, der auch mit Stickstoff bestückt werden kann, und einem Drahtbonder für dünne und dicke Aluminium-Kupfer-Drähte und Bänder – finden sich im Innovationszentrum auch Teststände für Langzeittests. Diese Tests setzen Materialsysteme über Wochen oder sogar Monaten höchsten Anforderungen aus: Hoch- und Tieftemperaturlagerung, Temperaturwechsel im Zwei-Kammer-System und Power Cycling, bei dem sich die Wärmeableitung prüfen lässt.

Im Sinterofen werden Chips mit Subtraten verbunden – bei bis zu 400 °C. Damit eine zuverlässige und haftstarke Verbindung entsteht, kann Heraeus mAgic Sinterpaste verwendet und im Sinterofen mit Wasserstoff und unter Ausschluss von Sauerstoff verarbeitet werden. Damit wird sichergestellt, dass die Kupferoberfläche eines Metallkeramiksubstrats nicht oxidiert. So können Chips überhaupt erst mithilfe von Sinterpasten und Lotpasten auf Kupfer verbunden werden.

Keine Grenzen für Komplexität bei Testverfahren
Mit optischer Mikroskopie und automatischer Röntgeninspektion hingegen ist es möglich, kleinste Fussel, Kratzer und Verfärbungen auf Oberflächen zu entdecken. Das ist insbesondere beim Sintern unerlässlich, um Löcher und Fehlstellen zu erkennen. Der Schertest für Chips und Bonddrähte prüft, wie viel Kraft aufgebracht werden kann, bis das jeweilige Bauelement sich ablöst. Damit lässt sich eindeutig quantifizieren, wie qualitativ und beständig eine Verbindung ist.

„Der Komplexität sind bei unseren Testverfahren keine Grenzen gesetzt – dies ist beispielsweise im Bereich der Aufbau- und Verbindungstechnik entscheidend, da dort die Bauräume immer enger und kleiner werden“, erklärt Dongyi Wang. „Zudem haben moderne leistungselektronische Bauelemente höhere Anforderungen an Leistungsdichte und Wärmeableitung. Letztlich können wir durch unsere Testverfahren und Möglichkeiten verstehen, was unsere Kunden bewegt und ihnen dabei helfen, die Prozesse individuell zu optimieren.“